|
課程名稱 |
積體電路設計
Integrated Circuit Design |
|
開課學期 |
112-2 |
|
授課對象 |
電機資訊學院 電機工程學系 |
|
授課教師 |
盧奕璋 |
|
課號 |
EE3020 |
|
課程識別碼 |
901 40500 |
|
班次 |
|
|
學分 |
3.0 |
|
全/半年 |
半年 |
|
必/選修 |
選修 |
|
上課時間 |
星期二7,8,9(14:20~17:20) |
|
上課地點 |
電二106 |
|
備註 |
限本系所學生(含輔系、雙修生)
總人數上限：79人 |
|
|
|
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
1. Intro
2. Layouts
3. Device
4. Wire
5. Circuit Simulation
6. Sequetial Circuits
7. Combinational Circuits
8. Verilog-HDL
9. Datapath
10. Memory
11. Testing
12. Power/Packaging |
|
課程目標 |
數位積體電路設計之理論基礎與工具使用 |
|
課程要求 |
加選登記網頁連結與加選規則
登記網頁:
https://forms.gle/5H4ArJXKgJbeHWUG7
**將不回覆個別同學有關加簽問題的信件
**期末不會調分 修課前請仔細衡量可分配的時間
=======
加選規則 -- v1.0
（1）登記截止時間：2024/2/26(一)中午12:00 (時間T)。
（2）以時間T當時選上的人數N為準，於2/27(二)中午前發放(79-N)張授權碼。
（3）加選身分：限電機系大學部(含雙主修/輔系)。
（4）優先序：大四>大三>大二>大一。
（5）如果M人身分類別相同，剩餘授權碼張數P======= |
|
預期每週課後學習時數 |
|
|
Office Hours |
|
|
指定閱讀 |
Neil H. E. Weste and David M. Harris, Integrated Circuit Design, 4th edition, Pearson. |
|
參考書目 |
|
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
Midterm |
30% |
|
2. |
Final |
30% |
|
3. |
Homework |
20% |
|
4. |
Project |
20% |
|
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
02/20 |
Introduction/Layout |
|
第2週 |
02/27 |
Device/Wire/Circuit Simulation |
|
第3週 |
03/05 |
Sequential Circuits -1 |
|
第4週 |
03/12 |
Sequential Circuits -2 |
|
第5週 |
03/19 |
Verilog-HDL/Design Compiler/Innovus |
|
第6週 |
03/26 |
Combinational Circuits -1 |
|
第7週 |
04/02 |
Combinational Circuits -2 |
|
第8週 |
04/09 |
Midterm |
|
第9週 |
04/16 |
Datapath -1 |
|
第10週 |
04/23 |
Datapath -2 |
|
第11週 |
04/30 |
Datapath -3 |
|
第12週 |
05/07 |
Memory -1 |
|
第13週 |
05/14 |
Memory -2 |
|
第14週 |
05/21 |
Testing |
|
第15週 |
05/28 |
Power/Packaging |
|
第16週 |
06/04 |
Final |
|